在芯片技术领域，一项突破性成果引发广泛关注。美国多所高校的工程师团队与SkyWater Technology公司携手，成功研发出一款具有独特架构的新型多层计算机芯片，为人工智能硬件发展带来新契机。
这款新型芯片采用三维（3D）架构，与当前主流的平面化二维（2D）芯片截然不同。其关键超薄组件像摩天大楼的楼层一样垂直堆叠，内部的垂直布线如同大量高速电梯，能实现快速、大规模的数据传输。凭借创纪录的垂直互连密度以及精心交织的存储单元与计算单元，该芯片有效解决了长期制约平面芯片性能提升的瓶颈问题。
传统2D芯片存在明显局限。所有组件都布置在单一平面，内存分布稀疏且有限，数据只能通过少数几条冗长拥挤的路径传输。由于计算单元运行速度远快于数据移动速度，且芯片无法在附近集成足够内存，系统常常被迫等待数据，这一现象被工程师称为“内存墙”，即处理速度超过芯片数据传输能力的临界点。
卡内基梅隆大学电气与计算机工程助理教授、该论文资深作者Tathagata Srimani表示，通过将内存与计算单元垂直集成，能够更快地传输更多数据，就像高层建筑中的多部电梯能同时运送大量住户上下楼层一样。Srimani最初是在斯坦福大学William E. Ayer讲席教授、计算机科学教授Subhasish Mitra指导下从事博士后研究时启动了这项工作。
初步硬件测试显示，该原型芯片的性能比同类2D芯片高出约4倍。对更高堆叠层数的未来版本进行的仿真表明，性能提升更为显著。在真实AI工作负载（包括源自meta开源LLaMA模型的任务）下，增加更多层级的设计可实现最高达12倍的性能提升。
研究团队还指出，该设计为实现能效 - 延迟乘积（EDP）提升100至1000倍开辟了切实可行的路径。EDP是衡量速度与能效平衡的关键指标。通过大幅缩短数据传输距离并增加大量垂直通路，该芯片能够同时实现更高的吞吐量和更低的单位操作能耗，这种组合长期以来被认为是传统平面架构难以达到的目标。
宾夕法尼亚大学电气与系统工程助理教授、该研究共同作者Robert M. Radway称，“内存墙”与“微缩墙”构成了致命组合。团队通过紧密集成内存与逻辑单元，并以极高密度向上构建，正面迎击这一挑战，就好比在计算领域打造了曼哈顿，能在更小的空间内容纳更多“居民”。
尽管学术界此前已研制过实验性3D芯片，但此次是首次在商业晶圆代工厂成功制造出具备明确性能优势的3D芯片。参与研发的还有斯坦福大学、麻省理工学院的工程师们。Subhasish Mitra表示，这为芯片制造与创新开启了一个新时代，此类突破才能满足未来人工智能系统对硬件性能千倍提升的需求。
