在半导体行业的瞩目之下，2025年超大规模集成电路研讨会（VLSI Symposium）即将于6月8日至12日在日本京都拉开帷幕。作为该领域最负盛名的国际盛会，VLSI Symposium每年都会吸引全球顶尖企业和学者共襄盛举。
近日，VLSI官方提前发布了一系列即将在研讨会上揭晓的论文预览，其中Intel的18A工艺技术细节尤为引人注目。据悉，相较于Intel 3制程，18A节点在性能、能耗及面积（PPA）三大关键指标上均实现了显著提升，有望为消费级客户端产品及数据中心产品带来革命性的进步。
据英特尔透露，在相同电压（1.1V）和复杂度条件下，18A制程可使标准Arm核心子模块的性能提升25%；而在保持相同频率和电压的情况下，其功耗较Intel 3降低了36%。更令人惊叹的是，在低压状态（0.75V）下，18A制程不仅实现了18%的性能提升，还同时降低了38%的功耗。该工艺相较于Intel 3实现了0.72的面积微缩，进一步提升了芯片的整体效率。
18A制程之所以能够实现如此显著的PPA优势，得益于其采用的全环绕栅极（GAA）RibbonFET晶体管与PowerVia背面供电网络（BSPDN）两大核心技术。这两项技术的结合，不仅提升了晶体管的密度和面积效率，还优化了栅极、源漏极及接触结构，从而提高了单元集成密度与均质性。
在具体应用方面，18A工艺的高性能（HP）库单元高度从240CH降至180CH，高密度（HD）库从210CH缩减至160CH，垂直尺寸平均缩减约25%。这意味着在相同面积内可以容纳更多的晶体管，从而大幅提升芯片的性能和能效。
PowerVia技术通过将供电线路转移至芯片背面，释放了正面的信号布线空间，进一步提升了芯片的集成度和信号传输质量。这些技术改进使得18A制程在单位面积性能与能效表现上取得了突破性的进展，为先进芯片设计提供了强有力的支持。
在量产方面，英特尔计划在今年晚些时候启动Panther Lake处理器的量产工作，而数据中心芯片Clearwater Forest则预计将于2026年初实现量产。首款基于18A工艺的第三方芯片设计也预计将在2025年中期完成流片验证。
苹果、英伟达、英特尔以及Alphawave Semi的工程师共同署名了一篇关于18A制程PAM-4的研究论文。虽然这并不能直接证明这些公司将引入18A工艺，但至少表明了他们对这一技术的兴趣和验证意向。
在英特尔Vision 2025活动上，英特尔高级副总裁、代工部门负责人Kevin O'Buckley宣布，根据已向客户交付的硬件来看，英特尔代工目前最为先进的Intel 18A逻辑制程已进入风险试产阶段。这意味着18A制程已经技术冻结，并且客户在验证中对该制程的表现感到非常满意。英特尔下一步的目标是实现18A制程的产能爬坡，以确保在这一节点上同时满足技术和规模化的需求，并计划在今年下半年实现最终量产。
